HDL Lab

Profil und Zielsetzung

Im HDL Lab werden sowohl die Theorie als auch die Praxis für den Entwurf von hochintegrierten digitalen Systemen mit Hardwarebeschreibungssprachen (HDL = Hardware Description Language) vermittelt. Im Speziellen erlernen die Studierenden die Hardwarebeschreibungssprache VHDL.

Theoretische Lehrinhalte:

  • Einführung in die VHDL-basierte Entwicklung
  • Grundlagen der Modellierung mit VHDL
  • Strukturale versus Verhaltens-Modellierung
  • Nebenläufige versus sequentielle Anweisungen
  • Entwurfsebenen in VHDL
  • Synthesegerechte Modellierung
  • Designrules für VHDL
  • Modellierung von Speichern mit VHDL
  • Simulation von VHDL-Modellen mit Testbenches

Praktische Lehrinhalte (projektorientiert):

Im Rahmen des Seminars Entwurf hochintegrierter Systeme mit Hardwarebeschreibungssprachen im Bachelor-Studiengang Elektrotechnik/Informationstechnik entwerfen, simulieren, implementieren und testen die Studierende ein komplettes komplexeres FPGA-Projekt (Stoppuhr, Kurzzeitwecker oder ähnliches.  Dabei wird auf ein industrienahe Vorgehensweise Wert gelegt. Zum Einsatz kommen rechnergestützten Entwicklungstools, die in der Industrie häufig zum Einsatz (Intel-Quartus-Plattform und Mentor ModelSim). Für die Implementierung stehen hochwertige Developmentboards von terasic mit Intel Cyclone-FPGAs IV oder V zur Verfügung.